PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2005252688 A

(43) Date of publication of application: 15.09.05

(51) Int. CI

H04N 9/45 H04N 9/78

(21) Application number: 2004060844

(22) Date of filing: 04.03.04

(71) Applicant

NEC CORP

(72) Inventor.

ITAKURA SHINJI

(54) COMPOSITE ANALOGICOMPONENT DIGITAL IMAGE SIGNAL CONVERTER AND CONVERSION METHOD, AND SUBCARRIER GENERATING CIRCUIT USED FOR IT, AND LUMINANCE/COLOR SIGNAL GENERATING CIRCUIT


(57) Abstract:

PROBLEM TO BE SOLVED: To make a 4 fsc frequency clock circuit for a YC separation unnecessary by providing only the clock circuit of a reference frequency (27 MHz) as an analog clock circuit in a composite analog/component digital image converter.

SOLUTION: Generated from a synchronizing signal extracted from an input analog signal is 27 MHz clock used as the reference of the component digital image signal. The input signa is A/D converted by this clock. The subcarrier signal synchronized with the burst signal of the composite Image signal is generated from the clock and the A/D converted digital video signal only by a digital circuit. The YC separation of the composite image signal is performed by this subcarrier signal to a component image signal. Further, a burst AGC circuit is added in which the amplitude of the burst signal of the input image signal becomes constant. Consequently, the

stable subcarrier signal can be extracted, and the accuracy of the YC separation is improved.

COPYRIGHT: (C)2005,JPO&NCIPI



JP 2005-252688 A 2005.9.15

(IB) 日本西韓四十日(ID)

44年(4) ধ 枋 华 E (12) (2)

特別2005-252688 (11) 特許出版公開由号

(43) 公開日

9/45 HOAN X 4 0 H 드 20 45 20 45 (51) Int . Cl.

審査開来 未開来 間水項の数 13 0 L

TO STANK WHAT WAS A STANK OF THE STANK OF TH		日本高知林共命四	東京都港区芝五丁目7世1号	100109313	弁理士 机 国際	100136814	弁理士 工蹟 雅町	100111637	弁理士 谷傳 勇久	1 技會 推造	東京都港区芝五丁目7番1号	日本電気体式会社内		表码页记载	
200	(71) 出版人			(74) 代理人		(74) 代理人		(74) 代理人		(72) 発明者					
	19 51 2004-60844 (P2004-60844)	平成16年3月4日(2004.3.4)													
	(21) 出现每号	(22) #(0) [3]													

(54) 【発明の名称】コンポジットアナログノコンポーネントデジタル映像信号変換後置と変数方法、及びそれに用い るサプキャリア発生回路、輝度・色信号分離回路

して基準周波数(27MHz)のクロック回路のみとし YC分離のための4 fsc周波数クロック回路を不要 ル映像信号変換装置において、アナログクロック回路と 【典題】 コンポジットアナログノコンボーネントデジタ

信号に同期したサブキャリア信号をデジタル回路のみで 発生させる。同サブキャリア信号により、コンポジット する。更に、入力映像信号のパースト信号の板幅が一定 になるパーストAGC回路を付加する。これにより、安 定したサブキャリア個号を抽出でき、Y C分離の精度が [解決手段] 入力アナログ信号より抽出した同期信号か 5、コンポーネントデジタル映像信号の基準となる27 MHェクロックを生成する。同クロックで入力信号をA /D変換する。同クロックと同A/D変換されたデジタ **小駅像信号とにより、コンポジット駅像信号のパースト** 映像個号のYC分離を行い、コンポーネント映像個号と

X [湖状図]

MID NEE (A)DS

サブキャリア信号の改形に対応した所定位相値ごとのレベルデータを記憶した記憶手段 に対応するレベルゲータを製出すことにより、地配コンポジットアナログ映像信号のベースト値与に同難したサブキャリア信号を生成する信号生成年段とを有することを整数とす 類政信号と色信号とがサブキャリアにより重要されたPALガ式のコンポジットアナログ映像信号をコンボーネントデジタル映像信号に超数する際、前記コンポジットアナログ映像信号をデジタル代して移られたコンポジットデジタル映像信号から、輝度信号と色信号とき分離するために用いられるサブキャリア信号を耳虫出力するサブキャリア発生回路 コンボーネントデジタル映像信号に改装する際、前記コンポジットアナログ映像信号をデ ジタル化して得られたコンポジットデジタル映像個号から、輝度信号と色信号とを分離す 映像個舟の基準となる周波数のクロックを計数し、サブキャリア偕号の位相値を算出する 前配位相値算出手段で算出された位相値を、前配コンポジットデジタル映像信号のパー スト値号の位相値との比較結果に応じて補正し、前配配位手段から前配補正された位相値 前記コンポジットアナログ映像信号のデジタル化に用いた前記コンポーネントデジタ、 輝度信号と色信号とがサブキャリアにより重型されたコンポジットアナログ映像信: るために用いられるサブキャリア信号を再生出力するサブキャリア発生回路であり るサブキャリア発生回路。 位相值算出手段 [请求項1] [译水項2 (P2005-252888A) 平成17年9月15日(2005.9.15) (全 21 頁) チーマコード (参集) 50066

2

4

前記コンポジットアナログ栄修信中のデジタル化に用いた前記コンポーネントデジタル栄養信中の指揮となる固弦繋のクロックの固葉に対応する、サブキャリアの位相値の変化 前記クロックの所定数ごとに、前記固定値の近似路数を補正するための近辺路差補正値 前部固定値と、前記近辺段数補正値と、位相数補正値とを前配クロックごとに果積加算 金を近似した固定値を出力する固定値出力手段と を生成する近似腎蓋補正値生成手段と、

さあり

20

し、加算紡果をサブキャリアの位相値として出力する位相値加算手段

8

正弦波のレベルデータを格納し、前記位相値加算手段からのクロックごとの位相値に対 むするレベルデータを順次鶴み出し、前記サブキャリアの色差成分のうちのU成分にロッ クした正弦故信号として出力する正弦故データ出力手段と

※投资のフスケゲーッや結構し、単120位組御121算年限からのクロック ごとの位益値に対応するフスケゲーッを感気費を出し、余改被衝や こって出ひする余弦破デー 夕出ひ手段 でおする フスポーク おびずまる

出力事 段から出力された余弦俠信号の位相とを比較し、これらの信号間の位相遊に対応する前記 コンポジットデジタル映像信号のパースト信号の位相と、前配会弦改データ 位相差補正値を生成し前配位相値加算手段へ出力する位相差補正値生成手段と、

データ出力手段から出力された余弦改信号を水平ラインごとに位相を反転し、前配サブキ ↑リアの色芸成分のうちの V 成分にロックした余弦 改信 号として出力する位相反転手段と コンポジットアナログ映像笛号から得られた水平同期信号に基づいて、前記余弦波 を有することを特徴とするサブキャリア発生回路。

\$

前記会弦波データ出力手段が、前記会弦波のレベルデータを格納する代わりに、前記正 弦波データ出力手段の前記正弦弦のレベルデータを参照し、前記位相値加算手段かちのク ロックごとの位相値を90度過ませて、対応するレベルデータを会弦鼓のレベルデ して順次説み出すことを特徴とする請求項2記載のサブキャリア発生回路。 [電状版3

前記コンポーネントデジタル映像信号の基準となる周波数のクロックは、2.7 M.H.s.ク ロックであり

50

JP 2005-252688 A 2005.9.15

3

「体育技術の範囲」

3

30

3

る109,379サイクルが、前位27MH2クロックの4,320,000サイクルに トリアの4ファーム分のヤイクク数かも 前記コンポジットアナログ映像信号は、サブキ

サブキャリアの1サイクル分の位相を16ピットデータで致し たときの前配固定値として、10,762を出力し、 前配固定值出力手段が、

の3 クロックごとに— 1 を、2 4 クロックごとに 1 を、2, 0 1 5 クロックごとに 1 を4, 3 2 0, 0 0 0 クロックごとに 1 を、それぞれ出力するこどを特徴とする請求項 3 2 7 M H 2 9 前記近辺襲遊権正値生成手段が、前記近辺襲遊補正値として、前記

戦のサブキャリア発生回路。

選政信号と色信号とがサブキャリアにより重型されたPAL方式のコンポジットデジル映像信号を、選政信号と色信号とな分離することにより、コンポーキントデジタル映 信号に変数するための薄度・色信号分離回路であり、 【諸长掻5】

それぞれ入力信号に2水平ライン分の遅延を与えて出力する策1の2日避延回路及び第 2 H 遅延回路を縦列後続して構成し、前記コンポジットデジタル映像信号を前記第 の2日遅近回路及び第2の2日遅延回路に順次追すことにより、遠距のない第1のコン ット映像信号、2 水平ライン分の遅延が与えられた第2のコンポジット映像信号、及 平ライン分の避妊が与えられた第3のコンポジット映像信号として、それぞれ出力 **号遲延手段と、** ろ値 В

世間群10コンポジット栄食値や、第20コンポジット栄食値や、及び終30コンット栄食値やにそれぞれ、1:-2:10個み存けをしてが鲜し、U成分及びV及分少ト製金値を示されがれ、1 わせた色 嶅成分を抽出する第1の加算手段と、

ន

哲記第1のコンポジット歌像信中、第2のコンポジット歌像信中、及び第3のコンポ ット映像信号にそれぞれ、1:2:1の<u>笛み付けをして加算し、Y成分である輝度</u>

K 前記第1の加算手段の出力に、外部から入力されたサプキャリアのU成分にロック U 成分を抽出する第1の聚算手段と、 デジタルの正弦波信号を聚算し、 出する第2の加算手段と、 苷

し神た数 外部から入力されたサブキャリアのV成分にロック V成分を抽出する第2の聚算手段とを有する 4を発算し、 前記第1の加算手段の出力に、 デジタルの余弦改信

8

アナる質販・句価中分艦 [課水班 6]

前配信号遅延手段が、

117 前配第1の2H連近回路の前段に設けられ、前配コンポジットデジタル映像信号 ロック分の遅延を与えて前記第1の2日遅延回路へ出力する第1の1クロック遅延

回路へ出力 前配第1の2H遅延回路及び第2の2H遅延回路遅延回路との関に散けられ、前 の2日遅延回路の出力信号に1クロック分の遅延を与えて前記第2の2日遅 する第2の1クロック避延回路と、

\$ 世間第1の1クロック遊話回路の入力から分岐された信号に当数第1の1クロック避距回路の出力から分岐された信号を所定割合分加算し、加算結果を前配第1のコンポジット

前記第 2の 1 クロック選班回路の入力から分岐された信号に当該第 2の 1 クロック選班 回路の出力から分岐された宿中を所定塑合分が輝し、加賀結果を書配祭20コンポジッ製後宿中として出力する第2の加賀回路とを右することを整御とする議状項5路轄の暦1 映像値中として出力する第1の加質回路と、

8)

ンポジットアナログ映像信号をコンポーネントデジタル映像信号に変数する映像信

20 ーネントデジタル映像信号の基準となる周波数の基準周波数クロックを生成す **たコンポジットアナログ映像信中より回期信中を抽出し、当数回期信号に基**ろ 奴被被御にないた、

ىد る基础因改数クロック生成手段

換手段と

む記入力コンポジットアナログ歌像笛中やアナロク歌像簡中として出力するアナログ/デジタル資 グノデジタル変換しコンポジットデジタル映像信号として出力するアナログノデジタ 哲院指替函校数クロックに描んいた、

するナプキャリア発生年段とを偉えることを犂散とするコンポジットアナログ/コンポ ネントデジタル映像信号変換数

[課校/祖8

2

ю aþс のパースト信号の複幅を一定にするパースト自動利得制御手段を設けたことを特徴 コンポジットアナログ歌笛 誰衣掻っ配戴のコンポジットアナログ/コンボーネントデジタル映像斑抜被 前記アナログノデジタル変換手段の前段に、前記入力

으

[建水恆9]

改色 信号分離手段とを備えることを特徴とする請求項で、または 8 配転のコンポジットア し、コンポーネントデジタル映像信号として出力する輝 祖記サンキャリア 笛中に描んでん、世間コンポジットアジタク 緊倒 信事から 蘇股 グノコンポーネントアジタク聚像館中歿梭殻鯛。 び色遊成分をそれぞれ分離

[請求項10]

ロンボ 前記サブキャリア発生手段として、諸水項1乃至4のいずれか1項に記載のサブア器生回路を備えることを参慎とする諸水項1記載のコンポジットアナログ/コン ントゲジタル联復信中規模雑詞。

20

[計水項11]

前記輝度・色信中分離手段として、輩水項5、または6記載の輝度・色信中分離値えることを参徴とする諸水項9記載のコンポジットアナログ/コンポーネントデ 联像信号宽数装置

[請求項12]

コンポジットアナログ映像信号をコンポーネントデジタル映像信号に変換する映 質数方部において

7 入力されたコンポジットアナログ映像信号より同期信号を抽出し、当該同期信号 n 2 いてコンポーネントデジタル映像笛号の침略となる国被数の침ង国波数ク

前記基準固波数クロックに基づいて、前記入力コンポジットアナログ映像信号をアナ グノデジタル複数しコンポジットデジタル映像個号とし、

カコンポジットアナログ映像信号のパースト信号に同期したサブキャリア信号を再 前記基準周波数クロックと、前記コンポジットデジタル映像信号とに基づいて、

及幹 رد からな び色差成分をそれぞれ分離し、コンポーネントデジタル映像信号として出力す コンポジットアナログノコンポーネントデジタル映像信号変換方法 コンポジシトデジタル映像簡中 右記をプキャリと信事に袖ひいた、也記 策とした \$

Œ ю

でする。

哲記入力コンポジットアナログ映像簡中中のパースト値中の披稿を一応にしてか 数入力コンポジットアナログ映像信号のアナログ/デジタル変数を行うことを特徴 **請求項12記載のコンポジットアナログ/コンボーネントデジタル映像信**

[静水項13]

、発明の詳値な説明

[0001]

コンポジットアナログ映像信号をコンポーネントデジタル映像信号に変換す **丹変換装置と、その変換方法と、それに用いる回路とに関する。** 钽

7,0 近年、放送局内のデジタル化が満展し、デジタル処理が容易である理由から、アナログ 信号をコンポーネントデジタル映像信号 (D1信号) に変換してから処理を行うことが多 まま、または、コンポジットデジタル映像信号(D2倍号)に変換してから処理していた した、コンポジットアナログノコンボーネントデジタル映像簡中質数の したアナログ映像信号(コンポジット形式)をアナ **能製が伸びており、短取性が増している。** アカ 灾君好, くなっている。紋

[0003]

2 像 (D1) 信号に変換する装置例を図らに示す。なお、コンポジットアナログ映像信号は する従来の装置の一例として、PAL方式アナログ映像信号をコンポーネントデジタル映 アナログコンポジット映像信号と称してもよい。また、コンポーネントデジタル映像信 コンポジット形式のアナログ取役価中やコンポーキント形式のアジタク取役価中に対 中は、デジタルコンポーネント映像個号と称してもよい。

[0004]

図 6 において、入力端子101に入力されたPALコンポジットアナログ映像信号S1 01は、毎枝滋過フィルタ(LPF)102と、回媒分権回路109と、BC0回路(バ 一スト制御強振器)111とにそれぞれ分岐入力される。LPF102は、入力信号51 01から映像値中を抽出するための6MH~の帯核をもつ。同期分離回路109は、入力 S101に出るい てサブキャリア国校数(fsc)の4倍のクロック(4fscクロック)を発供する。 個号S101から同期信号を抽出する。BCO回路111は、入力値 [0005]

ナ(胡雄龍田)を一定韓田に固定する。A/D歿哉回路104は、BCO回路111で生成された4fscクロックにより、コンポジットアナログ映像語やなA/D歿袋(アナロ される。クランプ回路103は、入力されたコンポジットアナログ映像信号のパックポ

LPF102の出力信号は、クランプ回路103を通ってA/D質換回路104に入力

グノデジタル安設)する。 [0000]

払づいて、各ブロックを制御するための4fsc系の同期パルスを生成する。H-PLL コンポーネントデジタル映像信中の揺踏となる単一固定風弦数の揺簪固弦数クロック、倒 回路113 は、BCO回路111及び同期パルス発生回路110の出力信号に基づいて、 同期パルス発生回路110は、同期分離回路109及びBC0回路111の出力信号 えば27MHzクロックを出力する(特許文献3参照)。同期パルス発生回路112は 同期パルス発生回路110及びH-PLL回路113の出力信号に基づいて、27MH クロック※の各回路プロックを勉御するための回期パルスを生成する。

[0007]

Y/C分離回路105は、A/D変換回路104から出力されたコンポジットデジタル伯みから、薄度成分Y、色粒成分U、V(C)をそれぞれ分離する。D2/D1廃装回路106は、Y/C分離回路105から出力された4fscクロック米のデータを、D1の 英語クロックである27MH2に合わせるための変数処理(コンボーネントデ 信号短数、及び信号レート短数)を行う。

[0008]

プロセス回路107は、D2/D1変数回路106の出力信号に対し、各フラグの挿入 ロセス回路101からパラレルで送られたデジタル個号をシリアル個号に変換し、コン **映像のゲイン闕骸を行う。P/S突梭回路(パラレル/シリアル疫牧回路)108は、** D 1 コンポーネント取価値中 ポーネントシリアルデジタル映像信号 (PAL として出力様子114〜出力十る。

[6000]

倍号変換装置は、Y C分離のための41scクロックと、コンポーネントデジタル映像信 以上説明したように、従来技術のコンポジットアナログ/コンボーキントሥジタル緊偸 ための27MHェクロックとの2つのクロック茶を必要とする。これら4fsc 及び27MHzクロックの発生回路はアナログ回路で構成されるため、回路規模 27

9

を小さくすることは難しい

JP 2005-252688 A 2005, 9, 15

9

[0010]

質換する装置例としては、物酢文献1に示す装置がある。物酢文献1において、Y/C **盤を行うのはYC分離器102、コンポーネントデジタル映像信号変数 (信号レート変** なお、NTSC方式のTナログ貯御信与をコンポーネントデジタル貯御(D1)) を行うのは、レート質数器 1 0 4となる。

[0011]

路の倒が特許文献2に示されている。このサブキャリア伯や再生回路もアナログ回路で また、PAL方式における4~8cクロンク作成に使用可能なサブキャリア信号再 成されている。

2

[0012]

⊠ 1 【特許文献 1】 特開 2 0 0 0 - 1 0 2 0 3 2 号公報 (第 1 - 2 頁、

【特許文献3】特開2000-92507号公報(第1-2頁、図2, [特許文款2] 羚顯昭57-53192号公鎮(第1頁、第1因)

8 ~

9

【発明の関形】

[発明が解決しようとする課題]

[0013]

をくぶす 上沿したように、図6にボナ谷米技術のコンポジットアナログ/コンボーネントデジタケ製御信や投資設置に、20分額のための4mssクロック、コンボーネントデジタケ製 像街中安徽のための勘部国教教クロック(31MHェクロック)の2つのクロック米段とする。クロックの発生回路は、アナログ回路で構成されるため、回路規模を小さ

20

ることは無しい。

ន

このことから、アナログ回路規模を小さくし、デジタル回路で置き換えるコンポジッ アナログノコンポーネントゲジタル映像商中凝微微質が、コンパクトな製品を結供する た必取となる。 [0014]

[0015]

アを生成(再生)する技術についての記述もなく、課題を解決するための参考とはならな しかし、特許文献1には、個身レートの変数を行うための手段についての詳細な構成の 示がなく、どのようなクロック回路を用いているのか不明である。さらに、サブキャリ

2

する技術に また、特許文献2にも、サブキャリアをデジタル回路のみで生成(再生) いての記述がなく、嬰題を解決するための参考とはならない。 [0016]

[0017]

本発明の目的は、アナログクロック回路としてはコンボーネントデジタル聚像の結婚とも結婚国政教グロックを生成するグロック回路のみて構成し、アナログ回路関係を少なすることにより、徐朱技徐より回路裁権を飛ば回記としたコンボジットアナログノコン くすることにより、従来技術より回路規模を伝域可能としたコンポジットアナログノコ なる基準周波数クロックを生成するクロック回路のみで構成し、アナログ回路要禁を少 ボーネントデジタル映像笛中質徴装置及び複数方法を提供することにある。【鞣塑を解決するための手段】

[0018]

により類型されたコンポジットアナログ歌像箱ややコンボーキントアジタル影像箱やに残骸する際、前門コンポジットアナログ歌像箱中やアジタイ代して毎られたコンポジットア 本路明の謝水項 1 に係るサブキャリア路生回路は、輝度信号と色信号とがサブキャリア を再生出力するサブキャリア発生回路であり、前記コンポジットアナログ映像信号のデ ジタル映像個号から、輝度個号と色個号とを分離するために用いられるサブキャリア個 し、サブキャッア値中の位在値を算出する位在値算出手段と、サブキャッア値中の数 に対応した所定位抽値ごとのアペルデータを記憶した記憶手段と、前記位抽値貸出手段 値を、前記コンポジットデジタル映像信号のパースト信号の位相値 タル化に用いた前記コンポーネントデジタル映像信号の基準となる周波数のク 算出された位相

\$

2005-252688 A 2005, 9, 15

を旣出すことにより、前記コンポジットアナログ映像信号のパースト信号に同期したサブ 数結果に応じて補正し、前記記憶手段から前記補正された位相値に対応するレベルデ 4 4 1 7 信号を生成する信号生成手段とを有する。 [0019]

により重要されたPAL方式のコンポジットアナログ映像信号をコンポーネントデジタル ンポジットデジタル映像信号から、輝度信号と色信号とを分離するために用いられるサブ 映像信号に変換する際、前記コンポジットアナログ映像信号をデジタル化して得られた 本強明の請求項2に係るサブキャリア発生回路は、輝度信号と色信号とがサブキ 信号を再生出力するサブキャリア発生回路であり、前記コンポジットアナ 俊信寺のデジタル化に用いた前記コンポーネントデジタル映像信号の基準となる因 キャリア

ロックの周期に対応する、サブキャリアの位相値の変化量を近似した固定値を出力する 固定値出力手段と、前記クロックの所定数ごとに、前記固定値の近似僻差を補正するため の近似路益補正値を生成する近似路差補正値生成手段と、前配固定値と、前配近似路差補 正値と、位相登補正値とを前配クロックごとに累徴加算し、加算結果をサブキャリアの位相値として出力する位相値加算手段と、正弦数のレベルデータを格納し、前記位相値加算 手段と、余弦波のレベルデータを格納し、前配位相値加算手段からのクロックごとの位相 値に対応するレベルデータを順次轄み出し、余弦改信号として出力する余弦波データ出力 段からのクロックごとの位相値に対応するレベルデータを順次群み出し、前配サブキャ 出力手段から出力された余弦波信号の位相とを比較し、これらの信号間の位相遊に対応す リアの色類成分のうちのひ成分にロックした正弦板信号として出力する正弦破デ 手段と、前記コンポジットデジタル映像信号のパースト信号の位相と、前記 4 #

前記コンポジットアナログ映像信号から暮られた水平回避信号に基ろいて、前記会改竣・ク盟力手段から出力された会改改信号や水平ラインごとに位指を反転し、前記サブキ 成手段 +リアの色差成分のうちの V 成分にロックした余弦波信号として出力する位相 前記位相差補正値を生成し前記位相値加算手段へ出力する位相差補正値生、 な有する。 10 11

[0000]

0 本発明の請求項3に係るサブキャリア発生回路は、請求項2に係るサブキャリア発生 路において、前記会弦波データ出力手段が、前記会弦波のレベルデ ルデータとして順次既み出す構成を有する。 ᅺ 鉄

33

0 0

本発明の請求項4に係るサブキャリア発生回路は、請求項2に係るサブキャリア発生回 7 MH z クロックであり、前記コンポジットアナログ映像信号は、サブキャリアの4フ 記近似路差補正値生成手段が、前記近似路差補正値として、前記27MH2クロックの2 000サイクルに対応し、哲記固定値出力手段が、サブキャリアの1サイクル分 前記コンポーネントデジタル映像信号の基準となる周波数のクロックは、 ーム分のサイクル数である709,379サイクルが、前配27MH2クロックの4, 相を16ピットデータで乗したときの前配固定値として、10,762を出力し、 1 1 ロックごとに1を、2,015クロック ごとに 1を、それぞれ出力する構成を有する。 -12,247 0クロック 路において、 シタバ 2.0. N ۷ в

40

[0022

により重畳されたPAL方式のコンポジットデジタル映像信号を、輝度信号と色信号とを **植することにより、コンポーネントデジタル映像信号に変換するための輝度・色信号分** 路であり、それぞれ入力信号に2水平ライン分の避延を与えて出力する第1の2日避 20コンボジット取 2の2日遊班回路に顔衣油すことにより、斑斑のない 及び第202日遊踊回路を獲列被視して構成し、包記コンポジットデジタル映像。 本発明の請求項5に係る輝度・色信号分離回路は、輝度信号と色信号とがサブキ **平ライン分の遅延が与えられた第** を前記第1の2H遅延回路及び第 ンポジシャ歌破節中、2 长 9

映像信号、及び第3のコンポジット映像信号にそれぞれ、1:-2:1の重み付けをし、 にそれぞれ、1:2:1の重み付けをして加算し、Y成分である輝度成分を抽出する第 の加算手段と、前記第1の加算手段の出力に、外部から入力されたサブキャリアのU成。 にロックしたデジタルの正弦波信号を発算し、U成分を抽出する第1の乗算手段と、前 びV成分を合わせた色整成分を抽出する第1の加算手段と、前配第1 コンポジット映像信号、第2のコンポジット映像信号、及び第3のコンポジット映像信 第1の加算手段の出力に、外部から入力されたサブキャリアの V 成分にロックしたデ 九ぞ九出力する佰中湖珀平段と、 范閉群 1 のコンポジット取食佰中、 群 2 のコンポ **サライン分の凝延が与えられた無3のコンポジット映像信号とし** ルの余弦波備号を乗算し、V成分を抽出する第2の乗算手段とを有する。 及び4米 [0023]

2

する第1の1クロック遅延回路と、前記第1の2日遅延回路及び第2の2日遅延回路遅延 ポジットデジタル映像信号に1クロック分の遅延を与えて前配第1の2H遅延回路へ出力 として出力す 回路の入力から分岐された信号に当該第1の1クロック遅延回路の出力から分岐 る第1の加算回路と、前配第2の1クロック遅延回路の入力から分岐された信号に当談: 第2の2日遅延回路へ出力する第2の1クロック遅延回路と、前配第1の1クロ 路において、前配信号選延手段が、前配第1の2日選延回路の前段に設けられ、前配 2の1クロック選延回路の出力から分岐された倍号を所定割合分加算し、加算結果 本路明の諸求項6に係る輝度・色信号分離回路は、諸求項5に係る輝度・色信号 分の過 号を所定割合分加算し、加算結果を前記第1のコンポジット映像信号 回路との間に設けられ、前記第1の2日港延回路の出力信号に1クロック 第2のコンポジット映像信号として出力する第2の加算回路とを有する。 イ性間 **夕遅延** れた何

2

紙

装置は、コンポジットアナログ映像信号をコンポーネントデジタル映像信号に変換する映 国政教クロックを生成する基準国政教クロック生成手段と、前配基準周政教クロックに基 本発明の諸次項7に係るコンポジットアナログ/コンポーネントデジタル映像信号変換 トデジタル映像信号として出力するアナログ/デジタル変換手段と、前記基準周波数クロ と、前記コンポジットデジタル映像信号とに基づいて、前記入力コンポジットアナロ 数回期宿中に協力いてコンボーネントデジタル映像宿中の勘望となる国政教の胡 が映像信号のパースト信号に同期したサブキャリア信号を再生出力するサブキャリア発 数フロンボジ 像信号変数装置において、入力されたコンポジットアナログ映像信号より同期信号・ **ろいて、前記入力コンポジットアナログ映像信号をアナログ/デジタル度**: とを備える。 0 0 2 4]

2

岩磨다、最永成~5余らコンポジットレナログ/コンボーキントデジタイ状像信中残骸装破55ない人、1世のアナログ/デジタイ残数手段の前段に、1時間入力コンポジットアナログ 明の請求項8に係るコンポジットアナログ/コンボーネントデジタル映像信号変数 置において、前記アナログノデジタル変換手段の前段に、前記入力コンポジットアナロッ 幅を一定にするパースト自動利得制御手段を設けた構成: 中のパースト値号の複 [0025] 联儉佰뫄 本

本発明の請求項のに係るコンポジットアナログノコンボーネントデジタル映像値与変数 被置は、最大項1、または 8 に係るコンポジットアナログ/コンポーネントデジタル映像 像信号から輝度成分及び色並成分をそれぞれ分離し、コンポーネントデジタル映像信号 とを備える。 して出力する輝度・色信号分離手段 [0026]

\$

本毎男の雑米項10に係るコンポジットアナログ/コンボーキントデジタル映像信号度徴装固は、罐米項1に係るコンポジットアナログ/コンボーキントデジタル影像信号授教徴置によいて、前記項1に係るコンポキリア発生平段として、請求項1乃至4のいずれか1項に係る プキャリア発生回路を備える。

00]

20

[0028]

本格思の語水域11に係らコンポジットイナログ/コンボーネントデジタイ製物信与数数数幅は、課水域のに係らコンポジットアナログ/コンボーネントデジタイ製像信号数数でおけた、指記算数・色信中分離手段とした、請水域の、または6に係め類数・色倍 装置において、前記輝度・色信号分離手段として、請求項5、または6に係る輝度 分離回路を備える。

0 0]

後間も改数方形において、入力されたコンポジットアナログ映像信号より回送信号や拍し、当契回送信号に結びにトコンポーネントアジタイ映像信号の独唱となる函数数の掲し、当該回送信号に指力にトコンポーネントアジタ 節周故数クロックを生成し、前記基準周弦数クロックに基凸いて、前記入力コンポジット ログ映像信号をアナログノデジタル変数しコンポジットデジタル映像信号とし、前記 本発売の様状項12に係るコンポジットアナログ/コンボーネントデジタル発復信与資徴力発は、コンポジットアナログ栄復信中をコンポーネントデジタル発復信中に資数する 毎国改数クロックと、前記コンポジットデジタル映像信号とに基づいて、前記入力コン プキャリア信号に基ろいて、前記コンポジットデジタル映像信号から輝度成分及び色 ポジットアナログ映像佰号のパースト信号に同期したサブキャリア信号を再生出力し、前 楚成分をそれぞれ分離し、コンポーネントデジタル映像信号として出力する工程を有す 知り、当教 中山 + 桜 聚 ٨

2

[0030]

本発明の請求項13に係るコンポジットアナログ/コンボーネントデジタル映像信号数 してから、当数入力コンポジットアナログ映像指导のアナログノデジタル変換を行う。 方法において、前記入力コンポジットアナログ映像信号中のパースト信号の擬幅を 数方法は、請求項12に係るコンポジットアナログノコンポーネントデジタル映像 【発配の効果】 7

20

国改数クロック(27MHz系クロック)を生成するクロック回路のみとし、かつ、サ キャリア佰号の発生もデジタト回路のみで行うように構成したので、コンポジットアナグノコンボーネントデジタル映像佰号度数数置会体の回路規模がよさへなり、従来技術 本発明によれば、クロック回路としてはコンポーネントデジタル映像の基準となる基 化、商価格化が可能となる。 [0031] り小型

を実施するための最良の形態】

ル映像信号変数装置(以下、映像信号変数装置と略配)は、コンポジットアナログ映像信 を、コンポーネントデジタル映像信号に変換するための装置である。コンポジットアナ まず本務明の擬要を説明する。本籍明のコンポジットアナログノコンポーネントデジタ グ映像僧号は、サブキャリア(カラーサブキャリア:色馴散送改)により輝度信号と、 とが重量されたアナログ信号である。コンポーネントデジタル映像信号は、輝度 (輝度成分) と色信号 (色遊成分) とが分離されたデジタル信号である。 吹 吹

[0033]

本映像信号変換装置は、入力コンポジットアナログ信号より抽出した同期信号に基づい て、コンポーネントデジタル映像信号の基準となる周波数のクロックを生成する。この基 周故数クロック、あるいは基準クロックと称する。映像信号変換装置はまた、この基 ロック 徴教グロッグに組むいて、因グロックで整体する4回路も狭御部中に回避されるの4番回避パケス(複類固複数米回避パケス)も回即に4点する。 となる周波数(植物周波数)は、単一の固定周波数であり、回周波数のク

034] <u>_</u>

なお、梅碧園放敷としては、通常の伝送滅既270Mbpsのシリアルコンポーキン デジタル映像信号に対応させる場合、27MH2を用いる。この場合、基準周改 (基準クロック)を27MH2クロックと称する。

[0035]

ob 映像信号変換装置は、また、上記基準周波数クロックで入力コンポジットアナログ信

2005-252688 A 2005, 9, 15 9

Ų お従来技術では、このA/D変数をサプキャリア周波数のA倍の周波数のクロック **人联锁钼导** 口疫数(アナログノデジタル疫散)し、コンポジットデジタ ている。

[0036]

中のスースト簡単に回避したサブキャリア簡単を、デジタイ回路のみた総生な社サブキャリア簡単は、デジタイ回路のみた総件な社サブキャリア簡単は、コンボジットデジタヶ路をあって、 吽 処理の基準に使用される信号である。すなわち、色信号を復聞するとき、サブキャリアの A/D歿数されたコンポジットデジタル敗値信号とに描めいて、入力コンポジットアナ る。このサブキャリア信号は、コンポジットデジタル映像信号のパースト信号にも同期 ていることになる。なお、パースト信号(カラーパースト信号:色同期信号)は、色信 40 本映像信号変換装置は、続けて、上配各種周波数クロック(周期パルスを 固弦数、位相を同期させる必要があり、この参照位相として使用される。 [0037] グ歌笛笛

2

00371 本家飯商や残穀被買は、さらに、上門サブキャリア面中により、コンボジットデジタル本家飯商や残穀被買は、さらに、上門サブキャリア面中により、コンボジットデジタル・できる数)を作い、コンボーギント 映像信号のYC分離(輝度信号(Y)と色信号(C)との分離)を行い、コンポーネン デジタル映像伯号に突換する。

[0038]

ル映像信号への安模処理を、単一の基準周波数クロック(2.7 MH zクロック)のみで処 のため、コンポジットアナログノコンポーネントデジタル映像信号質数装置全体の回路規 このように本籍明によれば、コンポジットアナログ映像信号からコンポーネントデジタ 理することが可能であり、サブキャリアをデジタル回路のみで生成することができる。 ことがてきる 模が小さくなり、同映像信号変換装置を従来より小型で、低価

8

[0039]

本発明では、さらに安定したYC分離を行うために、入力コンポジットアナログのパースト倍中の復稿が一定になるパーストAGC(自動判等制御)回路を付加することができ る。これにより、本映像信号変数装置は、安定したサブキャリア信号を抽出できるので、 YC分離の精度が向上する。

[0040]

に、本格明を実施するための役員の形態について図面を参照して詳細に説明する、

2

[0041]

図 1 は、本発明のコンポジットアナログノコンポーネントデジタル映像信号変換装置の 箱の形態を示すプロック構成図である。本例の映像信号変換装置は、PAL方式コン ポジットアナログ映像信号をコンポーネントデジタル映像信号 (D1信号) に変換するP AL/D1変換装置である。本映像信号変換装置は、使用されるクロックが27MHェ系 ロックのみで構成されている。なお、コンポジットアナログ映像信号は、アナログコン ポジット映像信号と称してもよい。また、コンポーネントデジタル映像信号は、デジタ リンガーサント取留面中と称してもよい。

[0042]

回路3と、第1の街域強過フィルタ(LPF)4と、A/D錠袋回路5と、第2の街域通 過フィルタ(LPF)6とを備えている。映像信号変換装置は、さらに、同期分離回路1 回路13と、出力組子14とを縮え と、回想パルス第年回路8と、H-PLL回路9と、サブキャリア路4回路10と、 A.C.公路回路11と、プロセス回路12と、ア/S湾装回路13と、出力雑子14とを鎔 図1において映像信号変換装置は、入力端子1と、クランプ回路2と、パーストAG

\$

ている.

[0043]

次に、本例の映像佰号変数装置(PAL/D1変数装置)の動作を説明する [0044]

クランプ S 1 77. 入力端子1に入力されたPALコンポジットアナログ映像信号 ド回越分縣回路 7 とに分岐入力される。

[0045]

2

3 コンポジットアナログ联像値中S 1のパ クランプ回路2は、入力端子1から入力された 2005-252688 A 2005.9.15

(基準知氏)を一定気圧に固定する

同期分離回路では、入力端子1から入力されたコンポジットアナログ映像信号S1か 同期信号(水平同期信号及び垂直同期信号)を抽出する。

[0048]

フェーズ・ロックド・ループ(Pir)を備えた路板回路であり 、同期分離回路~で抽出された回数倍导(水平(H)回路倍导)から27MHェのク クを生成する。つまりH — P L L 回路 9 は、 1 水平ラインの期間に発板出力のサイク 1728サイクルとなるように、PLLの位相比較を行っている。 - PLL回路9は、

[0055]

2

て、各プロックを慰詢するための27MH2クロック系の複数の同期パルスを生成する。 これらの同期パルスは、用いられる規格に応じたコンポーネントデジタル映像信号中の 同期パルス発生回路8は、同期分離回路7及びH-PLL回路9の各出力信号に基 種信号間の時間関係を示す、様々なタイミング信号である。

[0049]

沒 宿 イーメトAGC回路(自動気体制等回路)3は、回路パイス発生回路8の出力信みにった、グランプ回路2の出力コンポジットアナログ映像信号のパースト部分を一定の徴 にする。パーストの短幅を一定に保つことで、A/D変数後のパースト部分がつぶれる となく、安成したパースト位相を得ることが出来る。(パーストAGC回路3の詳細は 後に図2を参照して説明する。)

パーストAGC回路3の出力信号は、A/D変換される豚の折り返しを防止する 4を通してA/D変換回路5に入力される。

[0000]

A/D変換回路5は、入力されたコンポジットアナログ映像信号をA/D変換(アナ グノデジタル短載)し、コンポジットデータ映像信号とする。

[0051]

U成分、V成分にロックしたサブキャリアをデジタル的に生成する。サブキャリア発生回路:0は、デジタル回路で構成され、模徴化が容易であるため、従来と比較してコンバク ある。サプキャリア発生回路10は、同期パルス発生回路8及びH-PLL回路9の各 トなFAL/D1歿被装置が実現できる。(サブキャリア発生回路10の詳値は、後に13を参照して校明する。) 力信号に基づいて、A/D変数回路5の出力映像信号から、映像信号内の色遊成分であ サブキャリア発生回路10は、27MH2クロックからサブキャリアを発生する

A/D歿数回路5の出力信号はまた、映像信号の帯域を抽出するLPF6を通してA

C分離回路 1 1 に入力される。 [0052]

回路50出力館号形式をコンポジットかちコンポーネントに変換する。このとき、Y/C Y/C分離回路11は、サブキャリア発生回路10の出力信号に払ろいて、A/D安換 分離回路11では、27MH2クロックのみの単一クロックで、鄭政信号(輝度成分) Y 、色笛号C(色差成分 D、 A)の抽出を行う。(A / C 分離回路 1 1 の詳細は、後に図

、5を参照して説明する。)

ャット用の映像タイミング基础コード(SAV、EAV)の挿入などを行う。なお、SAVは1ラインの始まりを、EAVは1ラインの終わりを、それぞれがす基項コード(慰鑁 いて、Y/C分離回路11の出力信号に対するY、U、V成分のゲイン調整、D1フォー Œ プロセス回路12は、同期パルス発生回路8及びH-PLL回路9の各出力

アシト) かもる。 [0053] 回路(パケレケ/シリイル疫散回路)13は、プロセス回路12から出力さのゲータ(PALコンポーキント値4)をシリアルゲータに残骸し、PAL れたパラレルのデータ(PALコンポーネント個号)をシリアルデータに変換し、PA ーネント歌像信号 S 1 4 として出力結子 1 4 〜出力する。

20

身(S 14)へ変数して出力する。本路男の構成の回路は、2 7 M H z クロックのみで勧 作し、かつ、サブキャリアをデジタル回路のみで生成できる。よって、本発明の映像信号変数数置は、全体の回路規模が小さくなることから、従来よりも、コンパクトな映像信号 A L コンポジットアナログ映像信号(S 1)をPALコンポーネント(D 1)シリアル このようにして、本例の映像信号度被被置(PAL/D1度換接置) 複数数置 (PAL/D1度数数置)を極供することができる。 過フィルタ(B P F)34と、観楽回路35と、琉珠遊過フィルタ(T P F)36と、サンプケポークド回路37と、比較回路38とを充している。メーストA C C 回路3は、や ンプルホールド回路37と、比較回路38とを有している。パーストAGC回路3は、 の他に、入力婦子30,31,32と、、出力婦子39とを有している。

2

00

パーストAGC回路3の入力増子30,31には、同期パルス発生回路8からの27M Hェクロック系の2種類の回想パルスが供給される。入力強子30に入力される同類パル 、GAIN関数回路33で用いられる。入力増子31に入力される回期パルスは、上記パ スは、コンポジットアナログ映像信号のパースト期間だけを抽出するためのパルスであり -- スト期間内のある 1 期間(サンプリングタイミング)だけを抽出するためのパルス(サ ングリングパルス)であり、サンブルホールド回路3~で用いられる。

2

入力端子32の入力信号は、クランプ回路2でクランプ処理が行われたコンポジッ ナログ映像信号であり、GAIN関数回路33を通って、BPF34に入力される。

[0058]

[0057]

2

BPF34は、GAIN綱数回路33からの出力信号から色成分(サブキャリア周依数 成分)を抽出するための特技強迫を行う。

[0059]

駿流回路35は、BPF34で抽出された園波教成分を駿流し、LPF36により 化し、サンブルホールド回路31に入力する。

サンプルホールド回路3~14、同期パルス路生回路8からのパーストのある点に同期 たサンプリングパルスのタイミングに合わせて、入力信号の値(電圧値)を保持する。 [0900]

33

[0061]

比較回路38は、サンプルホールド回路37の出力亀圧(保存亀圧)と、あちかじめんされた基準亀圧の憩分を役出し、校出結果をGAIN環題回路33に戻す。 [0062]

関数し、これにより、帰還ループが構成される。GAIN関数回路33は、入力信号のバースト部分の破極を一定にし、出力機子39より出力する。 **ゴいて、比較回路38での熱分が"0"となるように入力信号のパースト板幅のゲインを** GAIN髑紮回路33で、回掛パルス発生回路8かちのパーストに同期したパルス

\$

[0063]

\$

(BPF) 61と、米村回路63と、依枝湖面フィルタ(LPF)64と、#1,及び糀 校)ROM59とを有している。サブキャリア発生回路10は、また、帯域通過フィルタ 2の位相差ラッチ回路65,66と、位相差加算回路68と、補正値計算回路69、カウ 図3は、図1のサブキャリア発生回路10の詳描構成例を示すブロック構成図である。 路56と、位相値ラッチ回路57と、正弦成(SIN弦)ROM58と、糸弦嵌(CO ンタ11と、反転回路12とを有している。サブキャリア発生回路10は、その他に、 因3において、木色のサブキャリア総件回路10は、総1,第2,及び終3の結正の路51,52,53と、桂正底が鮮回路54と、固定原出力回路56、位柱億 In)60と、サブキャリア(U成分)日力権子6 俊信号入力端子 (Nideo

JP 2005-252688 A 2005.9.15

及び第2の同期個与入力端子67,70とを有している

こで、サブキャリア発生回路10において、21MHzクロックからサ 生成する原理を説明する。 PAL方式のコンボジット緊領信中では、1フレームの水平ライン数は625本で、1秒当たりのフレーム数は25フレーム(2:1インタレース)である。この緊領部中にお いた、サンギャリアの国校教 f s c と大Pライン風依数 f h とには、 f s c = (1135 /4+1/625)×fhの関係がある。fh=625×25 [Hz] であるので、fs $c = (1135/4+1/625) \times 625 \times 25 (Hz)$ k + 2[0066]

ところで、1ファームの画次数は25Hz(ファームアート=25fps)であり、上記fscの値は25ファーム公のサイクル数や形している。よった、サブキャリアの4ファーム語のサイクル数は709、379サイクル(=(1135/4+1/625)×6 レーム間のサイクル数は709,379サイクル(= (1135/4+1/62 5×25×4/25) になる

[0067]

0004700 一方、2 7 M H z クロックは、4 フレーム間当たり、4, 3 2 0, 27000000×4/25) KAS.

サブキャリアの1 サイクル分の位袖(角度:360。)を2の16乗で均等に分塑(由子化)し、各位相位置を対応する教値(位相値)で兼すようにする。すなわち、0。を教は ・0 。に対応させ、位袖(分割した位相位置)の増加に伴って極大、数値を "1" ずつ 9, 862, 144" (=65536×709379) と数すことができる。 [0068]

るがさせる60°を数値 85°536°に対応させる。よって、4ファーム分に描述する709°379サイクルでは、位益は709°379×360°だから、"46°48 [0069]

6, 489, 862, 1444" と發現する必要がある。このため、 $27MHzクロックの1サイクル(<math>360^\circ$: 1クロック)当たりのサブキャリアの位相変化量を<math>46, 48ここで、27MHzかちサブキャリアの位相をつくるため、27MHzクロックの4フレーム分に相当する4, 320, 000サイクルでサブキャリアの位相(位相値)を"4 9, 862, 144/4, 320, 000=10, 761. 54…とすることにな "10, 762" ن 5. **たこの数値を敷数を近位し、** [0000] 1;

上記の近辺をした場合、27MHsクロックの4,320,000サイクルは、サブキャリアの位指の"46,491,840,000"となり、"+1,977,856"の設装がでる。この近辺顕差の1回目の補正として、2サイクル毎に"-1"を足しておげることにより、4,320,000サイクルでの顕落は"-182,144"となる。2回目の補正として、24サイクルに1回、"+1"を足しておげると、4,320,00 サイクルでの設拗다、"-2, 144"となる。3回目の益吊として、2, 015サイルに一回、"+1"を応してもげると、段拗は"-1"となる。 央後(4回目)の進吊 して、4, 320, 000サイクルに1回、"+1"を足す。 [0071] 0

このようにして、21MHsのクロックから、雑奴の高いサブキャリアの画紋数fsの位在を計算することができる。上で述べた部分は、図3の符号51~51の各回路の

を右している。各カウンタは、21MHsクロック(CLK)に越づいて、クロッごとに"1"カウントアップする。各デコーダは、対応するカウンタのカウント値 53はそれぞれ、カウンタと、デコーダと、固定値出力 定値に強するとカウンタをリセットする。各固定値出力回路は、対応す 各補正值生成回路51,52, クスカ

8

ーダまたはカウンタの値が設定値になると所定の値を出力する。

[0073]

回目の植足を描当する。すなわち、植戸質年成回路53は、27MH2クロックの2クックに1回(カウンタのLSB(及小桁)の"0"/"1"に対応)、植圧値として"。 5 3 は、2 3 ピットのカウンタ、デコーダを有し、上述の 1 回目 1 "を出力する。 補正値生成回路53は、また、4,320,000ク 正値として"+1"を出力する。 補正值生成回路

[0074]

2

植正値生成回路52は、5ピットのカウンタ、デコーダを有し、上述の2回目の補正を担当する。すなわち、補正値生成回路52は、27MHsクロックの24クロックに1回 、猫に値として"+1"を出力する。また、猫に値生成回路52は、猫に値生成回路53での4,320,000クロックカウントによるカウンタリセットに合わせて、自回路の カウンタをりセットする。 [0075]

9

補正値生成回路51は、11ピットのカウンタ、デコーダを有し、上述の3回目の補正 を担当する。すなわち、補正値生成回路51は、27MHェクロックの2,015クロッ クに1回、補正値として"+1"を出力する。また、補正値生成回路51は、補正値生成 回路53での4,320,000クロックカウントによるカウンタリセットに合わせて、 自回路のカウンタをリセットする。

[0076]

2

IJ 植正値加算回路54は、植正値生成回路51,52,53かちの27MHェクロック対応した各近辺野遊に対する補正値と、補正値軒算回路69かちの位相遊に対応した補値を加算、集計し(16ピットの加算)、位相値加算回路56〜出力する。

22

[0077]

固定値出力回路 5 5 は、2 7 M H z クロックの 1 クロック (1 サイクル:3 6 0。) 対応するサブキャリアの位相値の近収値、" 1 0 , 7 6 2"を発時、出力する。 [0078]

[0079]

33

恒 位括値加算回路56は、固定値出力回路55からの近辺値 "10,762"と、加算回路54からの集計された補正値と、位相値ラッチ回路57の前回クロックの とを加算、集計する。

8

位相值加算 出力する。

位相値ラッチ回路57は、27MHェクロックの1クロックごとに、 6 での集計結果を出力サブキャリアの位相値として取り込み、保持し、

[0800]

SIN弦ROM(Read Only Menory)58、及びCOS弦ROMはそれぞれ、各位抽種に応じた(用弦紋)のレベル値(データ)、及びCOS数(余)のレベル値(ゲータ)や格徴している。

SIN桜ROM58は、佐油値ラッチ回路51かちの21MHsクロックごとの出力位油値に応じたレベル値を履入酵出し、U成分にロックしたデジタルのSIN苺(サブキャ リア:SC)として出力緒子62~出力する。

\$

[0082]

パャの田力 COS徴ROM 5 9 は、伯祖値ラッチ回路 5 7 からの 2 7 M H z クロック パとの出 右値に応 じたレベル値を履父群出し、アジタルのCOS按として、栗卸回路 6 3 と、、 回路72とへ出力する。

20 د ه 8 位相値を補正することにより、どちらか一方があればよい。例えば、SIN茂ROM58 のみを設けておき、COS孩データを読み出すときは、位相値ラッチ回路57の出力位相 なお、本実稿の形態においては、SIN餃データを出力するためのSIN餃ROM ータを出力するためのCOS故ROM59を別々に設けたが、読み た、COS扱ど

[0084]

一方、入力端子60に入力された A /D 没換回路5で A /D 突換されたコンポジットプ ナログ信号(VIDEO IN)は、BPF61でサブキャリア国政教成分を抽出され、 乗算回路 63に入力される。

[0085]

61 う。LPF64は、発質回路63の発質結果から、高次成分を除去し、位相整を抽出する を通した入力映像信号のパースト信号部分との位相を比較するために、それらの乗算を 梁質回路63は位相比較器であり、COS版ROM59の出力COS成と、BPF

[0086]

力されたHパルスに従い、LPF64からの位相遊に対し、2H(2水平ライン)規関に 4 位相滋ラッチ回路 6 3 , 6 6 2 位相滋加算回路 6 8 とは筋関して、入力绌子 6 7 に入 わたる平均位袖差を検出する。なお、日パルス(H. POLSE)とは、同様パルス結回路Bで生成された、パーストの一部分に袖当する回様パルスである。

10087

基ビ値計算回路 6 9 tt、位祖被治算回路 6 8 tt 校出された位祖游に対応する結正値や結正値が指回路 2 4 にあ過することにより、SIN校 COOS校の位相を入力等後宿与のサ

プキャリアの位相に同期させる。

ところで、サブキャリアのV成分は、1H(水平ライン)毎に反転(正負の反転)す ため、COS核を1H年に反転させて生成する必要がある。 [0088]

[0089]

低回路72に供給する。例えば、カウント値が"0"のときはCOS故の符号はそのま せるようにすることができる。ただし、どの水平ラインが「+」で、どの水平ラインが「 」であるかを指定するために、カウンタ71は、LPF64の出力を参照して、カウン ト値の" 0 " / " 1 "を決定している。なお、 1 日グロック(1 日 ~ C L K)とは、回継パルス発生回路8で生成された、 1 水中ァイン越間を困路とする回避パルスである。 このため、1ピットのカウンタであるカウンタ11で、入力端子10に入力された1H ロックに従い、カウント値を "0"か"1"かに交互に反転させ、そのカウント出力を ま(+と扱配)とし、カクント値が"1"のときはCOS按の符号を反転(-と扱配)さ 4 区

[0600]

松 反転回路12は、カウンタ11の出力に称い、COS液ROM59からのCOS 毎に反覧(正負の反転)させて、V成分にロックしたデジタルのCOS数(サブ I

:SC)として出力結子13~出力する。

[0091]

6 恕回 第2の伍蚊透過フィルタ(LPF)91,92と、第1,及び第2の伝送盃み除去回路 4,85と、第1,及び第2の発揮回路86,88と、1日凝延回路90と、期1,及 おいて、本例のY/C分離回路11は、信号遅延部80と、第1,及び第2の加算 4, 95とを有している。Y/C分離回路11はさらに、第2,及び第3の入力端 図4は、図10X/C分艦回路11の幹部権及倒を示すプロック権成図である。 第1,第2,及び第3の出力端子96,97,98とを有している。

\$

[0092]

2日 DELAY)82, 83を含んでいる。入力増子81(2日遅延回路82の入力点)、2日遅延回路82の出力点(2日遅延回路83の入力点)、2日遅延回路83の出力点がそれぞれ、加算回路84と加算回路85とに接続されている。 個字邊証部80は、第1の入力端子81から、縦列に接続された2つの2日遅延回路(

[0093]

ŝ 口残缺 したデジタル信号が、LPF6を通して入力される。この信号は、2つの2日遅近回路8 入力端子 8 1 に、A / D 変換回路 5 によりコンポジットアナログ映像信号をA /

в :毎回として木中回故笛中の困迷)の20分 時間遅延(2日遅延)が累積的に与えられる。 1日(1矢印レムン 2. 83により順次、

2005-252688 A 2005.9.15

(16)

[0094]

成分(色 **冶粧回路84、及び冶粧回路85はそれぞれ、入力強子81、2日硝基回路82、単類回路83からの宿中に形定の値み付けをして加算することにより、0、V成分(** 信号)、及びY成分(輝度信号)を抽出する。

[0095]

け、5 H 単独の 5 H 連ば回路 8 2 からの作みに対し「1/4」を掛け、5 H 単独の 5 H 連ば回路 8 2 からの信やに対し「-1/2」を掛け、4 H 単近の 2 H 単語回路 8 3 からの信中に対し「1/4」を掛け、それちを加算、総計することによりし、V 気分を指出する 、V成分を抽出する。

2

[9600]

2

路の2日遊路回路82からの倍やに対し「1/2」を挙げ、4日遊路の2日避路回路83からの値やに対し「1/4」を挙げ、それちを加算、株計することによりY成分を指出す 加質回路85は、凝凝のない入力越子81からの信号に対し「1/4」を掛け、

[0097]

ここで、デジタル化コンポジット映像信号から、Y成分と、U,V成分とを抽出する 理を說明する。

8

(1) M=Y+Usin2nfsct±Vcos2nfsct,

対象のコンポジット信号をM、サブキャリア国政数をfsc、時間をもとすると、

D、 N間の関係は、

[0098]

2

と散される。 [6600] PALのU、V皮分サブキャリアは、下配の関係があ

ю.

U、V成分はライン毎に、位相が90°ずれる。 3

V成分はライン毎に位相が反転する。 (n

[0100]

30

よって、ラインhでのY、U、V成分を、それぞれY(h)、U(h)、V(h)とす ると、サイントー2、サイント、サイント+2回の国宗(2) Y(トー2)=Y(ト)=Y(ト+2)、(8)=Y(ト+2)、(8)) U(ト+2)、(3) U(ト+2)、

39

V(h-2) = -V(h) = V(h+2)**4** 4 %

となる。

よって、hラインでのA/D関数されたコンポジット映像信与M(h)を用いて、 [0101]

U(h) + V(h) = 1/4 * M(h-2) - 1/2 * M(h) + 1/4 * M(h)Y(h) = 1/4 * M(h-2) + 1/2 * M(h) + 1/4 * M(h+2), « 2 » « 9 »

と被現することができ、Y成分と C.) V 成分とを抽出することができる。これらの式は4の加算回路84、及び加算回路85に相当する(2日避距回路82の出力を結婚(過 h + 2),

\$

なし)に考えると、入力増チ81の信号は、一2日過延、2日過班回路83の出力

[0102]

ここで、先後(イ)では、90°位祖がずれると述べたが、破略に由えば、90°十、576°ずれる。これは、PALの規格が、(f。c=1135/4+1/625)

Fトであるため、値かにサンプルポイントがずれ、位相が遅延していることによる。 [0103]

Y成分とU、V成分との分離の特度をあげるためには、この位相のずれを補正する

ŝ

JP 2005-252688 A 2005.9.15

3

\$

路回班

1クロック遅 化活磁学器中回路

01,803 804

4,95

恕

2 日遊班回

ω

2 . 9

号運缸部

反散回路

7 1 7 2 8 0

カウンタ

9

聚种回路

4,85

49

1日遅延回路

۶

ŏ ROM

H 以版(SIN版)

8

位相値ラッチ回路

位相值加算回路

金弦数 (COS段)

聚解回路

6 3 8 9 6

鑁

o

位相数ラッチ

9 9

65,

位相楚加算回路 植厂值学算回路

3

があり、個号選項部80の回路構成にそのための工夫を加えた例を以下に示す。

争避延的80は、また、2日避延回路82で2日避延した倍号に、この倍与より1クロ ック選延した成分を何割か選ぜた信号をM(h)として加算回路84、85〜入力する。 こうすることにより、伯号遅延節80は、サブキャリアのU、V成分の位相のずれを補正 遠延した成分を何難かほぜた信号をM(h - 2)として加算回路84,85〜入力する。 **号型延部80において、入力塩子81のPAL映像信号に、この信号より1ク** することができ、更に精度よく、Y成分とU、Vと成分を分離することができる。 そのような個号遅近部80の回路構成例を示す。

[0105]

2

図5の回路は、図4の回路に対してきらに、入力端子81と2日避延回路82との間に、1クロック避延回路(1CLOCKDELAY)801と加算回路802とが挿入されている。さらに、2日遅延回路82と2日避延回路83との間に、1クロック凝延回路8 03と加算回路804とが挿入されている。加算回路802で、入力端子81のPAL映 伯号と、1クロック遅延回路801によりその信号より1クロック避延した成分の何割 ック避延回路801の出力より2日遅延した信号と、1クロック選延回路803によりそ の信号より1クロック遅延した成分の何割かとを混ぜて、M(h)を生成する。また、2 H 遊班回路 8 3 で 1 クロック遊延回路 8 0 3 の出力より 2 H 避班した信号をM (h + 2) かとを視ぜて、M (h - 2)を生成する。加算回路 8 0 4 で、 2 H 遅延回路 8 2 で 1 ク とする。

[0106]

2

ここで、図4に説明を展す。

クしたCOS放は、果算回路86~入力される。同様に、サブキャリア発生回路10から サプキャリア発生回路 1 0 から入力継子 8 7 に入力されたサプキャリアの V 成分にロッ [0107]

入力 雄子 8 りに入力されたサプキャリアの U 成分にロックした S I N 核は、乗算 へ入力される.

[0108]

成分にロックしたCOS核を来算することにより、V成分を抽出することができる。回模に、乗貸回路88は、U、V成分を抽出した加算回路84の出力に対し、サブキャリアの 乗貸回路86は、 D、 V 成分を抽出した加算回路84の出力に対し、サブキャリアの V U成分にロックしたSIN故を乗算することにより、U成分を抽出することができる

米質回路86の出力倍号(V 成分)は、LPF91により残留する2×fscの函数数 成分が除去され、伝送ひずみ除去回路94により位相遅延があった場合の盈みが除去され

、出力基子96~出力される。

[0109]

乗貸回路88の出力佰号(N 成分)は、LPF92により残留する2×636の国改数成分が除去され、伝送函み除去回路95により位指題延があった場合の函みが除去され、 出力 塩子97~出力される。

[0110]

なお、伝送ひずみ除去回路94、及び伝送盃み除去回路95はそれぞれ、縦列接続され た2つの1日遅延回路と、各1日遅延回路の入力、及び出力を加算する加算回路とを有 ている。

1 日母祖回路90は、U成分、V成分が伝送弦み除去回路94,95の処理を行った箱

果、1日遅延するので、7成分の出力位相を合わせるための1日遅延を行う。


[0111]


> U、Y成分を抽出し、コンポーネントデジタル映像信号として、それぞれ出力端子96, このようにして、入力越ナ81の入力(ゲジタル化コンボジット歌像信中)から、 [0112]

97, 98から出力することができる。

20

なお、上途の実施の形態の説明では、入力園のコンポジットアナログ映像佰号としてPAL形式の佰号としたが、本発明はこれに限定されることなく、NTSC形式の佰号 図1に示すパーストAGC回路の詳細構成例を示すプロック構成図である。 図 1 に デナサブキャリア 発生回路の 詳細 構成例を示すプロック 構成図 であ [図1] 本発明の映像信号変数装置の一架箱の形盤を示すプロック構成図である。 図1に示すソノC分離回路の詳描構成例を示すプロック構成図である。 【図 6 】 従来技術による PAL/D1 変換装置を示すプロック構成図である 【図5】図4に示すY/C分離回路の変形例を示すブロック構成図である ゲイン (GAIN) 電数回路 補正值生成回路 他の形式の信号にも適用可能である。 サブキャリア発生回路 サンプラボーケド回路 挖 同期パルス発生回路 Y/C分韓回路 補正值加算回路 固定值出力回路 Ü A/D液核回路 プロセス回路 H-PLL回路 パーストAG 回期分韓回路 【図面の簡単な説明】 52, 53 [作号の説明] [0114] 0 1 1 5] [🖾 3] 51, [🖾 2] [S 4] 1 2 3 3 3 7 5 4 1 1 1 0 œ





フロントページの挽き

ドターム(沙学) 50066 AA01 BA03 DA03 DB07 DC02 GA02 GA03 GA05 GA13 GA15 GA16 GA20 GA28 GA28 HA05 KA12 KA13 KB05 KC11 KD03 KE02 KE03 KE03 KE09 KE24